

大規模マトリックス計算の高速処理に関する研究

正会員 (株)構造計画研究所 廣瀬正行
○勝亦研二

§1 序

近年、計算機性能が飛躍的に向上するにつれて、従来、記憶容量や計算速度の点から、実用的には不可能視されていたような大規模科学技術計算が比較的簡単に実施できるようになった。ところでこの様な技術計算プログラムでは、処理時間の大部分が大次元マトリックスの求解処理に費される場合が多く、限られたハードウェア資源を用いて効率よい処理を実現するような数値計算法やプログラミング技法の研究は、かかる分野の主要テーマの一つである。筆者らはかねてよりこの問題に取り組み、新たな数値解析法などを論じて来たが、この様な計算機応用分野では、ソフトウェアの問題のみならず、計算機のハードウェア構造を含めて検討すべきであると主張して来た。⁽¹⁾ 事実米国においてはこの様な思想に基づく技術計算オーリエンティッドな計算機システムの試作や実用化が着実に行われており、主要なもので、CDC 6600, 同 7600, 更にマトリックス計算用の高速パイプライン演算機能を持つ、CDC-STAR, 大型並列計算機の代表例である ILLIAC IVなどを挙げることができる。これらの計算機は、並列処理手法を大幅に取り入れた高速且つ複雑な演算処理機構はどちらのこと高速大容量な記憶装置を装備し、技術計算などを行う場合、汎用商用機では達成不可能な高速処理を期待できるが、システム自体は非常に高価である。従ってこの様な超大型機はセンタマシンとして複数の利用者が共同利用する運用形態をとる場合が多い。しかしながら、センタ繁忙時におけるターンアラウンド時間の増大、更に予想外の計算機使用料の増加など、看過し得ない損失を発生する。筆者らはこのような状況に鑑み、上記システムとは少し異なる観点より 1971 年以来、この問題に関する研究を行ってきた。その骨子は、オールマトリックス演算が幾つかの基本的な計算処理の繰り返しから成ることに着目し、この単位計算をハードウェア命令化などにより高速化し、処理性能を高めること。オールにこの単位計算処理が加えられるマトリックス要素データを、処理順序を考慮して主記憶及び補助記憶装置内に配置し、演算装置、記憶装置間のデータ転送の円滑化を図り、可能な限り装置毎の同時並行動作を行い処理の高速化を図ること。などである。ところで最近の LSI 技術の発展に伴い、これを全面的に利用した高位ミニコンと呼ばれる高速ミニコンピュータでは、従来のミニコンのイメージを拭する世代交替と呼ぶべき性能向上が行われている。筆者らは上述の研究成果をこの高位ミニコンシステムに適用することを検討してきたが、その結果価格対性能比が非常に良好な高速科学技術計算システムを実現できるとの結論に達したので、ここに報告する次第である。

§2 基本単位計算

周知の如く建立一次方程式のガウスの消去法による基本的な計算処理は、次の二式で表わされる。

$$\text{消去軸計算 } a_{ij}^* = a_{ij} / a_{ii} \quad (1)$$

$$\text{消去の寄与計算 } a_{kj} = a_{kj} - a_{ki} \times a_{ij}^* \quad (2)$$

表 1 は、この単位計算を FORTRAN でコーディングし、NOVA シリーズミニコンで実行した時の処理時間の実測値である。前後処理とは、二次元配列として宣言した行列における所定の要素データに対する主記憶内格納番地を認識するのに

表 1 単位計算処理時間 / NOVA (单精度計算)

単位計算 機種	消去軸計算 (μs)	寄与計算 (μs)	
NOVA 01	NOVA 02	NOVA 01	NOVA 02
前後処理	113.2	67.3	170.7
データ転送処理 (記憶 → 演算)	17.1	17.1	23.4
計算処理	15.2	15.2	20.9
全体処理	145.5	99.6	215.0
			145.7

要する処理時間である。データ転送処理とは、前後処理により番地計算が行われた各要素データを実際に浮動小数点演算装置に置数したり、主記憶内に格納したりする処理である。計算処理とは、式(1), (2)に基づく実際の四則演算処理のことである。この結果を見ると、直接的な計算処理時間は高々10～15%程度であり、データ転送や前後処理などの間接的な処理に85～90%もの時間が費されているのが判る。前後処理部分に関してはコンパイラが生成する目的コードの最適化の問題が関係するので、この処理時間比率を一般化して論ずることはできないが、マトリックス要素データの記憶装置内の配列を、単位計算の実行順序にあわせるようにし、且つ一連の要素データを順次アクセスするためのアドレス計算手続きもハードウェア処理するようすれば、単位計算の反復処理ループ内での前後処理のオーバヘッドを殆ど零にできると同時に、データ転送処理のオーバヘッドも、要素データを主記憶から読み出すための、メモリアクセスの時間にまで短縮できる。

5.3 外部記憶と主記憶間でのデータ転送

LSI技術の進歩により、主記憶装置の価格は減少する傾向にあるものの、数百K byte以上の主記憶は依然として高価である。従って比較的小容量の主記憶を用い、データ転送のオーバヘッドが過大にならない範囲内で外部記憶装置を利用するようすれば、ハードウェア価格を低く抑えることができ、計算コストを低減させる上で効果が大である。たとえばある主記憶内のデータに演算処理を行っている間に前回処理結果と、次回処理を行うべきデータの入出力動作を同時並行に実施すれば、外部記憶と主記憶間のデータの入れ換えに要する無駄時間を、外部記憶装置とCPUが同時に主記憶をアクセスした場合に発生する競合関係を調整するためのほんの短い時間に限定することができる。今CPUが一つの単位計算を処理するに要する時間を t_{ut} 、外部記憶装置アクセス時の機構上発生する遅延（ディスク装置のヘッドの位置決めやMT装置の走行開始時間）を t_{md} 、外部記憶装置の一データ転送時間を t_{tt} 、主記憶アクセスの競合で発生する遅延を t_{cd} 、全データ数を n とすれば、演算実行中に入出力動作が完了する条件は(3)式で与えられる。更に t_{cd} が他の時間に較べ充分短い場合には、(4)式で近似することができる。

$$t_{ut} \cdot n + 2t_{cd} (n - 2t_{md}/t_{ut}) \geq 2 \{ t_{md} + n(t_{tt} + t_{st}) \} \quad (3)$$


$$t_{ut} \cdot n \geq 2(t_{md} + n t_{tt}) \quad (4)$$

(4)式の関係を用いて、バンドマトリックスにガウスの消去法を適用した場合の所要時間の関係を、FACOM 230-45S, 及びNOVA02について試算した結果を図1～3に示す。

図1の場合は、最初に主記憶内の図に示したI, II部分のマトリックス要素を格納しておき、Iの部分の処理が終了したら、外部記憶内のIIIの部分と入れ替え、以下同様の手続きを繰り返す一般的な手法である。

図2は、一つの消去軸による対角線の計算が終了した時点で、図示した様に二つの行要素に対し外部記憶との間で入れ替えを行い、反復処理をする方法である。

更に図3は、図示するI, II, IIIのいずれか一つの部分のみを主記憶内に格納して処理を進めていく方法である。これらの手法では、どの場合でも外部記憶と主記憶間のデータ転送に要する時間は、主記憶内データに対する演算処理時間と下まわっている。従って、マトリックス処理を実行する応用プログラムをコーディングするに際し、データ転送に関する手続きと、計算手続きとが並行動作するように配慮すれば、入出力動作に起因する処理の無駄時間の発生を充分小さく抑えることが可能となる。



注) 全体処理時間 $T = T_c + T_d \text{ or } T_c + T_m$

8.4 高速科学技術計算システムの実現

以上述べてきた大規模マトリックス計算の効率的な処理手法の方針に従って、ミニコンピュータを用い、対策効果が非常に良好な技術計算専用システムの開発を試みた。このシステムでは、

NOVAシリーズミニコンピュータの上位機種であるECLIPSEシリーズミニコンピュータを用いている。ECLIPSEはNOVAミニコンに沿し上位方向の互換性を有する一語長16bitを基本とした高位ミニコンピュータである。CPUの制御方式には全面的にマイクロプログラミングを採用し命令セットの拡充が図られており、ハードウェアスタッフによる割り込みやサブルーチン処理能力の強化、浮動小数点演算命令の強化が行われている。主記憶装置は、アクセス400nsec、サイクル600nsecのICメモリを主体に構成され、8ウェイのインターリービングが可能となっている。この結果、倍精度浮動小数点数(64bit構成)を1.2μsecにデータ演算装置に供給でき、非常に高速である。更にマッピングハードウェア(主記憶空間の拡張機構)を使用すれば、主記憶空間をシステム空間、ユーザ空間、DMAチャネル空間の3種類の独立空間に分割でき、相

互の干渉を防ぐと同時に、処理能力が大幅に向上する。主記憶は最大512Kbyteまで実装可能である。これらの性能諸元は、オ三世代の汎用大型機に匹敵するものであるが、他方ミニコン独自の柔軟性に富むハードウェア構造の特長は保持されており、ユーザがマイクロプログラムの制御メモリの一部を利用して特定なアプリケーション向きのハードウェア命令を作成できる機能(W.C.S機能)など、ユーザの熟練度に応じて、効率の良いシステムを構成できるようになっている。

筆者らは、このようなハードウェアの高速性と柔軟性に着目し、単位計算を高速処理するマトリックスプロセッサとECLIPSEを用いて、システムを構成することにした。ミニコンにマトリックスプロセッサを接続す




表2 単位計算のマトリックスプロセッサによる全実行時間/ECLIPSE

構成	消去軸計算(μs)		寄与計算(μs)	
	単精度	倍精度	単精度	倍精度
図4(a) の構成	6.7	11.5	8.8	14.3
図4(b) の構成	14.4	24.8	17.9	30.7

る方式には、図4(a)に示した様に、直接主記憶バスに接続する方法と、同図(b)に示した様に演算を行う入出力装置として、DMAチャネルの入出力バスに接続する方法がある。後者の場合、いく種類かのインターフェース回路を用意すれば、異機種ミニコンにマトリックスプロセッサを接続できるが、たとえマトリックスプロセッサの演算速度を非常に高速化しても、DMAチャネルのデータ転送能力により、処理速度の上限が制約されるので、後者の方が程、速くはない。後者の方法では、主記憶アクセスの上限まで処理性能の向上が図れるが、接続条件等が使用するミニコンピュータの内部構造に強く依存し、機種への依存性が高くなるのが欠点である。各々の接続方式における単位計算の実行時間と比較したもののが表2である。ECLIPSEの主記憶バスのデータ転送速度は、DMAチャネルの約2.7倍であり、両者の処理性能の差は主としてこれが原因である。

図4(a)の構成の場合、消去軸計算で約0.3 MFLOPS (Millions of Floating Operation Per Second) 寄与計算で0.34 MFLOPS の処理性能となり、これはオ三世代の大型機に匹敵するものである。このような高速性が実現できる理由は、高速高集積のICの採用による演算速度の向上とともに、単位計算の反復処理過程において、反復回数の計数や、オペランドフェッチのアドレス計算までもハードウェア命令化し、処理の効率化を図った効果が大きい。

次に外部記憶とのデータ転送と、演算処理を同時並行に行うプログラミング技法であるダブルバッファリングは、個別にプログラミングすることもできるが、オペレーティングシステムがユーザプログラムに対し多重タスク管理をサポートしていれば、簡単に実現できる。たとえば、NOVA-ECLIPSEシリーズのミニコンピュータの場合では、RDOSと呼ばれる、多重タスク管理を効率よく行うオペレーティングシステムが用意されている。これを用いると、サブルーチン呼び出しに類似した手続きにより、処理手続きと入出力動作の同時並列実行を行うことができる。

§5 結言

大規模なマトリックス計算を効率よく処理する計算手法について述べてきた。即ちマトリックス処理の基本計算が、マトリックス要素に対する比較的単純な四則計算の反復処理に帰着されることに注目し、この単位計算をハードウェア命令化することにより、大幅な処理向上が可能となると指摘した。更に、マトリックスの要素データの主記憶と外部記憶の間の入れ換えに、ダブルバッファリング手法を用いることで、入出力待ちによる無駄時間を極小化できることを指摘し、ミニコン用いた比較的小規模なハードウェア構成により高効率なマトリックス計算向きの高速専用システムが構成できることを述べた。今後他の高速処理を志向するいくつかの数値解析手法と結びつけて、更に研究を進めて行きたいと考えている。

なお本研究に関して常に御指導をいただいている当研究所所長 服部正工学博士に深く感謝いたします。

*参考文献 (1)高層架構変形計算の時間縮小に関する研究 その1, その2 建大会昭51

(2)高層架構変形計算の時間縮小法に関する提唱 建大会昭49

(3)Harold S. Stone ; *Introduction to Computer Architecture*, p424, SRA, 1975